PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-165709

(43) Date of publication of application: 26.06.1990

(51)Int.CI.

H03F 3/343

H03F 3/08

(21)Application number: 63-319587

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

20.12.1988

(72)Inventor: KITAJIMA TOMOKAZU


SUZUNAGA HIROSHI

(54) LIGHT RECEIVING SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To attain low power consumption by providing a PNP transistor and an NPN transistor between power source terminals on high and low potential sides and a photodiode between the base of the PNP transistor and the power source terminal on the low potential side.

CONSTITUTION: In a light receiving semiconductor integrated circuit 6, since a source voltage supplied to a photoelectric current amplifier circuit can be managed by a low voltage, for example, equivalent to the sum of a voltage between the base and emitter of a first NPN transistor N1 and the voltage between the collector and emitter of a first PNP transistor P1, for example, around 0.9V, the low power consumption can be realized. In such a case, when the source voltage is higher than the voltage in the forward direction of a light emitting diode (for example, GaAs light emitting diode) 4, a photointerruptor can be comprised by connecting the light emitting diode 4 in parallel with the light receiving



semiconductor integrated circuit 6, namely, by connecting the light emitting diode 4 directly between the Vcc power source terminal 21 of the light receiving semiconductor integrated circuit 6 to a ground potential terminal 22.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

JEST AVAILABLE COPY

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

@ 公 開 特 許 公 報 (A) 平2-165709

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成2年(1990)6月26日

H 03 F 3/343 3/08 Α

6751-5 J 6751-5 J

審査請求 未請求 請求項の数 3 (全5頁)

公発明の名称 受光半導体集積回路

②特 顧 昭63-319587

②出 顧 昭63(1988)12月20日

@発明者 北嶋

知和

神奈川県川崎市幸区堀川町72番地 株式会社東芝堀川町工

場内

@発明者 鈴 永

浩 往

神奈川県川崎市幸区堀川町72番地 株式会社東芝堀川町工

場内

勿出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

@代理人 弁理士 鈴江 武彦 外2名

明 知 曹

1. 発明の名称

受光半湖体 集 積 回 路

2. 特許請求の範囲

(1) 高電位側の電波端子と低電位側の電源 端子との間に直列に接続されているPNPトランジスクおよびコレクタ・ベース相互が接続された NPNトランジスタと、

を具備することを特徴とする受光半導体集積回 節。

(2) フォトダイオードと、

このフォトダイオードの光電流出力を増幅する 少なくとも1つのカレントミラー回路を含む光電 流増幅回路と

を具備することを特徴とする受光半導体単級回 路。

(3) 高電位側の電波端子と低低位側の電源端

子との間に直列に接続されている PNPトランジスタおよびコレクタ・ペース相互が接続された NPNトランジスタと、

前記PNPトランジスタのベースと前記低電位側の電源端子との間に接続されているフォトダイオードと、

前記高地位側の電源端子と低地位側の電源端子との間に接続され、前記フォトダイオードの光低 流出力を増幅する少なくとも1つのカレントミラー回路を含む光磁流増幅回路と

を具備することを特徴とする受光半導体集積回 数。

3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、光磁応案子(以下、フォトダイオードと記す)を含んだ受光半導体集積回路に係り、特にフォトインタラブタなどに使用されるものである。

(従来の技術)

à

また、従来のフォトインタラブタには、第6図に示すように、発光ダイオード61とチップ抵抗62と受光半導体集後回路63とを使用したものがある。このようなフォトインタラブタで使用される従来の受光半導体集後回路63は、発光ダイオード61の発光出力を受光するフォトトランジスタ64と、このフォトトランジスタ64の光電流出力を増幅回路65と、定電圧回路68と

なる受光半弱体集積回路を提供することを目的と する。

[発明の構成]

(課題を解決するための手段)

本発明の受光半導体集積回路の1つは、高電位側の電級子と低電位側の電源端子との間に接続されているPNPトランジスタおよびコレクタ・ベース相互が接続されたNPNトランスタのベースと前には位側の電源端子との間に接続されているフォトタイオードとを具備することを特徴とする。

また、本発明の受光半導体集校回路の1つは、フォトダイオードと、このフォトダイオードの光 電流出力を増幅する少なくとも1つのカレントミ ラー回路を含む光電流増幅回路とを具備すること を特徴とする。

また、本発明の受光半導体集積回路の 1 つは、高電位側の電源端子と低電位側の電源端子との間に直列に接続されている P N P トランジスタおよびコレクタ・ベース相互が接続された N P N トラ

からなる。

(発明が解決しようとする課題)

本発明は、上記したように従来の受光半導体集を回路は、光磁流増幅用トランジスタの電流増幅率のはらつきが大きいと、受光感度のはらつきが大きくなり、また、電源電圧として5V程度が必要であり、消費電力が大きくなるという問題が必要であり、消費電力が大きくなるという問題が必要であり、低電源電圧下での使用が可能になって低消費電力化が可能になり、

ンジスタと、上記PNPトランジスクのベースと前記低低位側の電談端子との間に接続されているフォトダイオードと、上記高低位側の電談端子との間に接続され、上記フォトダイオードの光電流出力を増幅する少なくとも1つのカレントミラー回路を含む光電流増幅回路とを具備することを特徴とする。

(作用)

インタラブタを構成することが可能になる。

また、本発明の受光半導体集積回路の1つによれば、フォトダイオードの光電流出力を少なくとも1つのカレントミラー回路を含む光電流増幅回路により増幅するので、光電流増幅用トランジスタの電流増幅率のばらつきが小さくなり、受光感度のばらつきが小さくなる。

第1のPNPトランジスタP1のベースと接地電位端子22との間にフォトダイオード 5 が接続されている。第1のNPNトランジスタN1に、第2のNPNトランジスタN2がカレントミラー接続されて第1のカレントミラー回路CM1が構成されている。

さらに、 V cc電源増子 2 1 と第 2 の N P N トランジスタ N 2 のコレクタ との間に、コレクタ・ベース相互が接続された第 2 の P N P トランジスタ P 2 が接続され、この第 2 の P N P トランジスタ P 2 に第 3 の P N P トランジスタトミラー接続されて第 2 のカレントミラー回路 C M 2 が構成されている。

(実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第1図に示すフォトインタラブタにおいて、フォトインクラブタ電源端子 1 mと接地電位 端子 2 との間には、電源電圧降下用低抗 3 および 発光 ダイオード 4 の発光 出力 を受光するフォト 5 を含み、発光 ダイオード 4 との光 発 積回路 6 が、この 発光 ギイオード 4 に 並列に接続されており、この 発光 半球体 集積回路 6 が、この 受光 半球体 集積回路 6 の出力がフォトインタラブタ出力 端子7に収出されている。

受光半導体集積回路 6 は、例えばシリコンチップ上に第 2 図に示すように回路が形成されている。即ち、高電位側の電源端子(本例では V cc電源端子 2 1)と低電位側の電源端子(本例では接地電位端子 2 2)との間に、第 1 の P N P トランジスタ P 1 およびコレクタ・ベース相互が接続された第 1 の N P N トランジスタ N 1 が 直列に接続され、

ンジスタN4はコレクタが受光検出出力端子23 に接続されている。

ここに、第1のPNPトランジスタP1および第1のカレントミラー回路CM1乃至第3のカレントミラー回路CM3は、光電流増幅回路を形成している。

なお、第1のカレントミラー回路CM1における第1のNPNトランジスタN1と第2のNPNトランジスタN1と第2のNPNトランジスタP2と第3のPNPトランジスタP2と第3のPNPトランジスタP3とのエミッタ面積比は例えば1:2、第3のカレントミラー回路CM3における第3のNPNトランジスタN3と第4のNPNトランジスタN4とのエミッタ面積比は例えば1:2である。

また、受光半導体集積回路6においては、光電流増幅回路に供給される電源電圧は、例えば第1のNPNトランジスクN1のペース・エミック間電圧と第1のPNPトランジスタP1のコレクク・エミッタ間電圧との和に相当する例えば

O. 9 V程度の低い 出圧で済むので、低消費地力化が可能になる。この場合、この電源電圧が発光タイオード(例えば G a A s 発光ダイオード) 4 の順方向電圧よりも大きければ、第1図に示にしたまうに、発光ダイオード 4 を受光半導体集積回路6に並列に、即ち、発光ダイオード 4 を受光半導体集積 2 2 との間の直接に接続してフォトインタラブタを構成することが可能になる。

なお、上記実施例では、光電流増幅回路の一部にカレントミラー回路が含まれていたが、第3図に示す受光半導体集後回路6のように、光電流増幅回路の全部をカレントミラー回路により形成すれば、光電流増幅用トランジスタの電流増幅率のばらつきが一層小さくなる。

即ち、第3図に示す受光半導体集積回路6は、第1図に示した受光半導体集積回路6と比べて、 Vcc電源端子21とフォトダイオード5との間に、 コレクタ・ベース相互が接続された第4のPNP

トランジスタ P 4 が接続され、この第 4 の P N P トランジスタ P 4 に第 1 の P N P トランジスタ P 1 がカレントミラー接続されて第 4 のカレントミラー回路 C M 4 が構成されている点と、各 カレントミラー回路におけるトランジスタ対のエミッタ面積比は 1 : 1 である点が異なり、その他は同じであるので第 1 図中と同一符号を付している。

第4図は、本発明のさらに他の実施例に係る受光半導体集積回路6を示しており、第1図に示した受光半導体集積回路6を示したべて、光電流増幅回路の例えば第3のカレントミラー回路CM2の出かった。第2のカレントミラー回路CM2の出かった。第41が何るトランジスク対のエミック面積比は1:1である点が異なり、その他は同じであるので第1図中と同一符号を付している。

校出電流開値設定回路41は、 V cc電源端子 21と接地電位端子22との間に、抵抗42とコレクタ・ベース相互が接続された第5の N P N ト ランジスタ N 5 が 直列 に 接続され、 この第 5 の N P N トランジスタ N 5 に 第 6 の N P N トランジスタ N 5 に 第 6 の N P N トランジスタ N 5 に 第 6 の N P N トランジスタ N 6 が カレントミラー接続されている。 そ し で で で の N P N トランジスタ の ロ ロ レ ク タ に は に な の の N P N トランジスタ P 3 の ロ レ ク タ に を 続きれている。 ロ ク タ に 、 第 6 の N P N トランジスタ N 7 の ベスタ N 7 の な で で の N P N トランジスタ N 7 の ベスタ N 7 の エミックは接地 電 で で で で ア の エミックは は 地 電子 2 3 に 接続されている。

このような第4図の受光半導体集積回路6においては、フォトダイオード5が発光ダイオードの発光出力を受光している時、第2のカレントミラー回路CM2の出力電流が第6のNPNトランジスタN6のコレクタ電流より小さいと、その全てが第6のNPNトランジスタN7はオフ状態である。これ

なお、上記各実施例においては、光磁流増幅回路に低級が圧を供給すると共に、フォトダイオード5の光電流出力を少なくとも1つのカレントミラー回路を含む光電流増幅回路により増幅により増幅に上記実施例と同様に低 は 近近 は で と ない ない と さい の か は し い と ら 1 つ の カレントミラー回路を含む光 ぱ 流 増幅 回路 に より 増 に 実施することを、別々に実施してもよい。

[発明の効果]

上述したように本発明によれば、低電源 世圧下での使用が可能になって低消費電力化が可能になり、および/あるいは、受光感度のばらつきが小さくなる受光半導体集積回路を実現できる。
4. 図面の簡単な説明

第1図は本発明の受光半導体集積回路の一応用例であるフォトインタラブタを示す回路図、第2 図は本発明の受光半導体集積回路の一度施例を示す回路図、第3図および第4図はそれぞれ本発明の受光半導体集積回路の他の実施例を示す回路図、第5図および第6図はそれぞれ従来のフォトインタラブタを示す回路図である。

4 … 発光ダイオード、 5 … フォトダイオード、 6 … 受光半導体集積回路、 2 1 … V cc電源端子、 2 2 … 接地電位端子、 2 3 … 受光検出出力端子、 P 1 ~ P 4 … P N P トランジスタ、 N 1 ~ N 7 … N P N トランジスタ、 C M 1 ~ C M 5 … カレントミラー回路。

出版人代理人 弁理士 鈴 江 武 彦

